新着情報

量子化誤差を考慮したニューラルネットワークの学習アルゴリズムに関する研究発表を行います (SGAI 2017 & HENND2017)。

Hirose K., Ando K., Ueyoshi K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "Quantization Error-based Regularization in Neural Networks," Thirty-seventh SGAI International Conference on Artificial Intelligence (SGAI 2017), Peterhouse College, Cambridge, England (Dec. 12-14, 2017).
Hirose K., Uematsu R., Ando K., Ueyoshi K., Ikebe M., Asai T., Motomura M., and Takamaeda-Yamazaki S., "A Regularization Approach for Quantized Neural Networks," International Workshop on Highly Efficient Neural Networks Design (HENND 2017), Lotte Hotel City Center, Seoul, Korea (Oct. 20-20, 2017).
[詳細情報]Mon, 8 Sep 2017 12:32:00 +0900

バイナリニューラルネットワークに関する研究発表を行います (APSIPA ASC 2017)。

Takamaeda-Yamazaki S., Ueyoshi K., Ando K., Uematsu R., Hirose K., Ikebe M., Asai T., and Motomura M., "Accelerating Deep Learning by Binarized Hardware," Asia-Pacific Signal and Information Processing Association Annual Summit and Conference 2017 (APSIPA ASC 2017), Aloft Kuala Lumpur Sentral Sentral, Kuala Lumpur, Malaysia (Dec. 12-15, 2017).
[詳細情報]Mon, 5 Sep 2017 10:51:00 +0900

対数量子化によるニューラルネットワークの学習時メモリ量削減手法に関する研究発表を行います (CSA 2017)。

Hirose K., Uematsu R., Ando K., Orimo K., Ueyoshi K., Ikebe M., Asai T., Takamaeda-Yamazaki S., and Motomura M., "Logarithmic Compression for Memory Footprint Reduction in Neural Network Training," 5th International Workshop on Computer Systems and Architectures (CSA 2017), Aomori Prefecture Tourist Center, Aomori, Japan (Nov. 19-22, 2017).
[詳細情報]Mon, 5 Sep 2017 10:51:00 +0900

アナログ回路向け重み符号固定事前学習法に関する研究発表を行います (JNNS & NOLTA 2017)。

Hida I., Ueyoshi K., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "Sign-invariant unsupervised learning facilitates weighted-sum computation in analog neural-network devices," The 2017 International Symposium on Nonlinear Theory and Its Applications, Cancun International Convention Center, Cancun, Mexico (Dec. 4-7, 2017).

肥田 格, 植吉 晃大, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也, "不揮発アナログシナプスデバイスの素子数を半減する重み符号固定事前学習法とその深層学習への適用," 日本神経回路学会第27回全国大会, 北九州国際会議場, (福岡), 2017年9月20-22日.
[詳細情報]Mon, 7 Aug 2017 17:02:29 +0900

情報処理学会システム・アーキテクチャ研究会若手奨励賞を受賞しました。

山本 佳生, 熊澤 輝顕, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "高次数イジングネットワークの時分割処理方式の検討," 電子情報通信学会コンピュータシステム研究会 (CPSY), 情報処理学会システム・アーキテクチャ研究会若手奨励賞, 2017年11月7日.
[詳細情報]Fri, 4 Aug 2017 23:05:02 +0900

電子情報通信学会リコンフィギャラブルシステム研究会優秀講演賞を受賞しました。

安藤 洸太, 植吉 晃大, 廣瀨 一俊, 折茂 健太郎, 植松 瞭太, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "二値化ニューラルネットワークアクセラレータのアーキテクチャ検討," 電子情報通信学会リコンフィギャラブルシステム研究会, 電子情報通信学会リコンフィギャラブルシステム研究会優秀講演賞, 2017年9月25日.
[詳細情報]Tue, 11 Jul 2017 03:24:35 +0900

電子情報通信学会コンピュータシステム研究会の研究会優秀若手講演賞を受賞しました。

廣瀨 一俊, 植松 瞭太, 安藤 洸太, 折茂 健太郎, 植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "対数量子化による深層ニューラルネットワークのメモリ量削減," 電子情報通信学会コンピュータシステム研究会 (CPSY), 電子情報通信学会コンピュータシステム研究会研究会優秀若手講演賞, 2017年7月27日.
[詳細情報]Tue, 27 Jun 2017 13:29:55 +0900

情報処理学会システム・アーキテクチャ研究会若手奨励賞を受賞しました。

廣瀨 一俊, 植松 瞭太, 安藤 洸太, 折茂 健太郎, 植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "対数量子化による深層ニューラルネットワークのメモリ量削減," 電子情報通信学会コンピュータシステム研究会 (CPSY), 情報処理学会システム・アーキテクチャ研究会若手奨励賞, 2017年7月27日.
[詳細情報]Thu, 8 Jun 2017 17:48:13 +0900

MWSCAS2017にて深層学習アクセラレータに関する研究発表を行います。

Ando K., Ueyoshi K., Hirose K., Orimo K., Yonekawa H., Sato S., Nakahara H., Ikebe M., Takamaeda-Yamazaki S., Kuroda T., and Motomura M., "In-Memory Area-Efficient Signal Streaming Processor Design for Binary Neural Networks," 60th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2017), Tufts University, Boston, USA (Aug. 6-9, 2017).
[詳細情報]Mon, 29 May 2017 10:50:04 +0900

再構成可能ハードウェアを用いたディープニューラルネットワーク処理に関する論文がCircuits and Systemsに掲載決定!

Ando K., Takamaeda-Yamazaki S., Ikebe M., Asai T., and Motomura M., "A Multithreaded CGRA for Convolutional Neural Network Processing," Circuits and Systems, vol. 8, no. 6, (2017), in press.
[詳細情報]Mon, 29 May 2017 10:48:22 +0900

LSIとシステムのワークショップ2017でイメージセンサおよびイジングマシンに関する研究発表を行います。

横山 紗由里, 池辺 将之, ナ ソクジン, 高前田 伸也, 本村 真人, 浅井 哲也, "直交位相検出TDCを用いたイメージセンサ用12-bit Single-Slope ADC," LSIとシステムのワークショップ2017, 東京大学, (東京), 2017年5月15-16日.
ナ ソクジン, 池辺 将之, 横山 紗由里, 高前田 伸也, 本村 真人, 浅井 哲也, 間 久直, 藤田 陽一, 新井 康夫, "ソフトリセット機構を用いたイオン飛行時間計測用SOIイメージセンサ," LSIとシステムのワークショップ2017, 東京大学, (東京), 2017年5月15-16日.
山本 佳生, 池辺 将之, 浅井 哲也, 本村 真人, 高前田 伸也, "時分割多重機構を用いたイジングプロセッサの解精度向上手法の検討," LSIとシステムのワークショップ2017, 東京大学, (東京), 2017年5月15-16日.
[詳細情報]Sat, 6 May 2017 00:56:00 +0900

HEART2017にて高集積FPGAイジング計算機に関する研究発表を行います。

Yamamoto K., Huang W., Takamaeda-Yamazaki S., Ikebe M., Asai T., and Motomura M., "A Time-Division Multiplexing Ising Machine on FPGAs," International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2017), Ruhr University, Bochum, Germany (Jun. 7-9, 2017).
[詳細情報]Mon, 1 May 2017 16:02:00 +0900

電子情報通信学会RECONF/CPSY研究会にて深層学習ハードウェアおよびイジング計算機に関する研究発表を行います。

植松 瞭太, 廣瀨 一俊, 安藤 洸太, 折茂 健太郎, 植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "動的再構成ハードウェアアーキテクチャを活かしたCNNの実装と評価," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 登別温泉第一滝本館, (登別), 2017年5月22日.
安藤 洸太, 植吉 晃大, 廣瀨 一俊, 折茂 健太郎, 植松 瞭太, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "二値化ニューラルネットワークアクセラレータのアーキテクチャ検討," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 登別温泉第一滝本館, (登別), 2017年5月22日.
植吉 晃大, 安藤 洸太, 折茂 健太郎, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "FPGAを用いたCNNの最適ハードウェア構成とその二値化検討," 電子情報通信学会リコンフィギャラブルシステム研究会 (RECONF), 登別温泉第一滝本館, (登別), 2017年5月22日.
廣瀨 一俊, 植松 瞭太, 安藤 洸太, 折茂 健太郎, 植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "対数量子化による深層ニューラルネットワークのメモリ量削減," 電子情報通信学会コンピュータシステム研究会 (CPSY), 登別温泉第一滝本館, (登別), 2017年5月23日.
山本 佳生, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "時分割多重機構を用いた高密度FPGAイジングマシン," 電子情報通信学会コンピュータシステム研究会 (CPSY), 登別温泉第一滝本館, (登別), 2017年5月23日.
[詳細情報]Mon, 1 May 2017 16:01:00 +0900

第30回回路とシステムワークショップにてZDD構築アルゴリズムの高速化手法に関する研究発表を行います。

熊澤 輝顕, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "メモリアクセスパターンを考慮した遅延評価によるZDD構築の高速化," 第30回 回路とシステムワークショップ, 北九州国際会議場, (北九州), 2017年5月11-12日.
[詳細情報]Mon, 1 May 2017 15:58:00 +0900

データパス動的再構成チップ評価に関する論文がCircuits and Systemsに掲載決定!

Hida I., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "Mainly static/partially dynamic reconfigurable array accelerator towards energy-efficient embedded microprocessor," Circuits and Systems, vol. 8, (2017), in press.
[詳細情報]Mon, 24 Apr 2017 12:24:18 +0900

COOL Chips 20にてイジングモデルのFPGA実装に関する研究発表を行います。

Yamamoto K., Takamaeda-Yamazaki S., Ikebe M., Asai T., and Motomura M., "A scalable ising model implementation on an FPGA," COOL Chips 20, Yokohama Media & Communications Center, Yokohama, Japan (Apr. 19-21, 2017).
[詳細情報]Fri, 31 Mar 2017 13:23:44 +0900

ナイーブベイズ分岐予測器とそのプロセッサ実装関する研究がNOLTA J.に掲載決定!

Hida I., Takamaeda-Yamazaki S., Ikebe M., Motomura M., and Asai T., "An energy-efficient dynamic branch predictor with a two-clock-cycle naive Bayes classifier for pipelined RISC microprocessors," Nonlinear Theory and Its Applications, vol. 8, no. 3, (2017), in press.
[詳細情報]Tue, 28 Mar 2017 17:31:00 +0900

NCSP 2017にてStudent Paper Awardを受賞しました!

Tsuji T., Ikebe M., Takamaeda-Yamazaki S., Motomura M., and Asai T., "6-DoF camera-position and posture estimation based on local patches of image sequence," The Research Institute of Signal Processing - NSCP'17 Student Paper Award, Mar. 3, 2017.
[詳細情報]Wed, 15 Mar 2017 19:59:19 +0900

VLSIシンポジウム2017において深層学習アクセラレータに関する研究発表を行います。

Ando K., Ueyoshi K., Orimo K., Yonekawa H., Sato S., Nakahara H., Ikebe M., Asai T., Takamaeda-Yamazaki S., Kuroda T., and Motomura M., "BRein memory: a 13-layer 4.2 K neuron/0.8 M synapse binary/ternary reconfigurable in-memory deep neural network accelerator in 65 nm CMOS," 2017 Symposia on VLSI Technology and Circuits, Rihga Royal Hotel, Kyoto, Japan (Jun. 5-8, 2017).
[詳細情報]Tue, 14 Mar 2017 17:24:18 +0900

ISCAS 2017において深層学習FPGAのライブデモンストレーションを行います。

Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "Feature extraction system using restricted Boltzmann machines on FPGA," 2017 IEEE International Symposium on Circuits & Systems, A4P-O, Baltimore Marriott Waterfront, Baltimore, USA (May 28-31, 2017).
[詳細情報]Sat, 18 Feb 2017 17:26:00 +0900

IJCNN 2017にてバイナリCNNアクセラレータの最適設計法に関する発表を行います。

Ueyoshi K., Ando K., Orimo K., Ikebe M., Asai T., and Motomura M., "Exploring optimized accelerator design for binarized convolutional neural networks," The 2017 International Joint Conference on Neural Networks, William A. Egan Civic and Convention Center, Alaska, USA (May 14-19, 2017).
[詳細情報]Mon, 6 Feb 2017 11:06:53 +0900

IEICE総合大会シンポジウムにおいて深層学習アクセラレータ動向に関する発表を行います。

植吉 晃大, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "ハードウェアディープラーニングアクセラレータの研究動向," 2017年電子情報通信学会総合大会 シンポジウムセッション「神経回路ハードウェア研究の最前線」, 名城大学, (名古屋), 2017年3月22-25日.
[詳細情報]Thu, 12 Jan 2017 15:52:29 +0900

NCSP 2017にて動画像からカメラ位置・姿勢を推定するアルゴリズムに関する研究発表を行います。

Tsuji T., Ikebe M., Takamaeda S., Motomura M., and Asai T., "6-DoF camera-position and posture estimation based on local patches of image sequence," 2017 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Hyatt Regency Guam, Guam, USA (Feb. 28-Mar. 3, 2017).
[詳細情報]Thu, 5 Jan 2017 12:26:58 +0900

ISQED 2017にて低レイテンシ除算器に関する研究発表を行います。

Fu Y., Ikebe M., Shimada T., Motomura M., and Asai T., "Low latency divider using ensemble of moving average curves," The 18th International Symposium on Quality Electronic Design (ISQED 2017), Santa Clara Convention Center, Santa Clara, USA (Mar. 13-15, 2017).
[詳細情報]Wed, 7 Dec 2016 18:23:34 +0900

電子情報通信学会 ICD/CPSY 学生・若手研究会にて研究発表を行います。

谷端 蒼, 牛田 実穂, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也, "輪郭情報からテクスチャを自動生成する非線形画像処理アルゴリズムとそのFPGA実装," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
廣瀨 一俊, 高前田 伸也, 池辺 将之, 浅井 哲也, 本村 真人, "ディープニューラルネットワークのオンライン学習向けアクセラレータの検討," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
肥田 格, 高前田 伸也, 池辺 将之, 本村 真人, 浅井 哲也, "ナイーブベイズ分類器を用いた動的分岐予測器の設計と評価," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
島田 武, 池辺 将之, 付 宇晗, 高前田 伸也, 本村 真人, 浅井 哲也, "局所移動平均を用いた補間曲線の性質とその回路応用," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
吉田 嵩志, 池辺 将之, 島田 武, 高前田 伸也, 本村 真人, 浅井 哲也, "大局および局所適応型輝度補正技術の効率的なハードウェア化の検討," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
横山 紗由里, ナ ソクジン, 内田 大輔, 池辺 将之, 本村 真人, 浅井 哲也, "直交位相検出TDCを用いたシングルスロープADCの回路構成検討," 電子情報通信学会 ICD/CPSY 学生・若手研究会, 東京工業大学, (東京), 2016年12月15-16日.
[詳細情報]Tue, 18 Oct 2016 20:03:00 +0900

高前田伸也准教授が集積アーキテクチャ研究室(LINDA)に着任しました。

[詳細情報]Mon, 3 Oct 2016 12:02:00 +0900

百瀬啓学術研究員が集積ナノシステム研究室(LINAS)に着任しました。

[詳細情報]Thu, 29 Sep 2016 12:00:00 +0900

ReConFig 2016にてFPGA超解像および時系列予測システムに関する研究発表を行います。

Kusano H., Ikebe M., Asai T., and Motomura M., "An FPGA-optimized architecture of anti-aliasing based super resolution for real-time HDTV to 4K- and 8K-UHD conversions," 2016 International Conference on Reconfigurable Computing and FPGAs, Iberostar Cancun hotel, Cancun, Mexico (Nov. 30-Dec. 2, 2016).
Orimo K., Ando K., Ueyoshi K., Ikebe M., Asai T., and Motomura M., "FPGA architecture for feed-forward sequential memory network targeting long-term time-series forecasting," 2016 International Conference on Reconfigurable Computing and FPGAs, Iberostar Cancun hotel, Cancun, Mexico (Nov. 30-Dec. 2, 2016).
[詳細情報]Thu, 22 Sep 2016 11:31:00 +0900

電子情報通信学会リコンフィギャラブルシステム研究会優秀講演賞を受賞しました。

安藤 洸太, 折茂 健太郎, 植吉 晃大, 浅井 哲也, 本村 真人, "深層畳込みニューラルネットワークに向けたデータ流再構成型演算器アレイアーキテクチャ," 電子情報通信学会リコンフィギャラブルシステム研究会 - 優秀講演賞, 2016年9月5日.
[詳細情報]Mon, 5 Sep 2016 12:56:57 +0900

SASIMI 2016にて深層畳み込みNNアーキに関する研究発表を行います。

Ando K., Orimo K., Ueyoshi K., Ikebe M., Asai T., and Motomura M., "Reconfigurable processor array architecture for deep convolutional neural cetworks," The 20th Workshop on Synthesis And System Integration of Mixed Information Technologies, Kyoto Research Park, Kyoto, Japan (Oct. 24-25, 2016).
[詳細情報]Fri, 5 Aug 2016 13:51:35 +0900

APCCAS 2016にてベイジアン分岐予測器に関する研究発表を行います。

Hida I., Ikebe M., Asai T., and Motomura M., "A two-clock-cycle naive Bayes classifier for dynamic branch prediction in pipelined RISC microprocessors," 2016 IEEE Asia Pacific Conference on Circuits and Systems, Ramada Plaza Jeju Hotel, Jeju, Korea (Oct. 25-38, 2016).
[詳細情報]Sat, 23 Jul 2016 21:09:00 +0900

NOLTA 2016にてパターン形成画像処理ハードウェアに関する研究発表を行います。

Tanibata A., Ushida M., Schmid A., Ikebe M., Asai T., and Motomura M., "A hardware cellular-automaton architecture for spatial pattern generation towards motion-vector estimation of textureless objects," 2016 International Symposium on Nonlinear Theory and its Applications, New Welcity Yugawara, Shizuoka, Japan (Nov. 27-30, 2016).
[詳細情報]Thu, 7 Jul 2016 12:32:00 +0900

深層学習ハードウェアのエラー耐性と低電力化に関する論文がIEEE TCAS2に採録決定!

Marukame T., Ueyoshi K., Asai T., Motomura M., Schmid A., Suzuki M., Higashi Y., and Mitani Y., "Error tolerance analysis of deep learning hardware using restricted Boltzmann machine towards low-power memory implementation," IEEE Transactions on Circuits and Systems II, vol. 63, (2016), in press.
[詳細情報]Tue, 21 Jun 2016 19:37:20 +0900

ESSCIRC 2016にてイメージセンサ・プロセッサ3D集積システムに関する研究発表を行います。

Asai T., Mori M., Itou T., Take Y., Ikebe M., Kuroda T., and Motomura M., "Motion-vector estimation and cognitive classification on an image sensor/processor 3D stacked system featuring ThruChip interfaces," European Solid-State Circuits Conference 2016, Swisstech Convention Centre, Lausanne, Switzerland (Sep. 12-15, 2016).
[詳細情報]Wed, 8 Jun 2016 12:01:36 +0900

深層学習ネットワークのノイズ・ロバスト性評価に関する論文がNOLTA誌に掲載決定!

Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "Robustness of hardware-oriented restricted Boltzmann machines in deep belief networks for reliable processing," Nonlinear Theory and Its Applications, vol. 7, (2016), in press.
[詳細情報]Mon, 9 May 2016 17:40:41 +0900

ストリーム処理FPGAに関する論文がCircuits and Systems誌に掲載決定

Yamamoto K., Ikebe M., Asai T., and Motomura M., "FPGA-based stream processing for frequent itemset mining with incremental multiple hashes," Circuits and Systems, vol. 7, (2016), in press.
[詳細情報]Fri, 6 May 2016 17:31:26 +0900

制約付ボルツマンマシンの回路アーキに関する論文がCircuits and Systems誌に掲載決定!

Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "FPGA implementation of a scalable and hHighly parallel architecture for restricted Boltzmann machines," Circuits and Systems, vol. 7, (2016), in press.
[詳細情報]Thu, 21 Apr 2016 11:55:14 +0900

3D積層イメージャに関する論文が映像メディア学会英文誌に掲載されました。

Ikebe M., Uchida D., Take Y., Someya M., Chikuda S., Matsuyama K., Asai T., Kuroda T., and Motomura M., "3D stacked imager featuring inductive coupling channels for high speed/low-noise image transfer," ITE Transactions on Media Technology and Applications, vol. 4, no. 2, pp. 142-148 (2016).
[詳細情報]Tue, 5 Apr 2016 19:52:46 +0900

集積アーキテクチャ研究室(LINDA)と集積ナノシステム研究室(LINAS)からなる「アドバンストLSI工学研究グループ(LALSIE)」が発足しました。

[詳細情報]Fri, 1 Apr 2016 09:39:08 +0900

浅井哲也教授が集積ナノシステム研究室(LINAS)に着任しました。

[詳細情報]Fri, 1 Apr 2016 09:36:41 +0900

IEICE NLS大会においてセルオートマトン情報処理アーキに関する研究発表を行います。

岩丸 直登, 池辺 将之, 浅井 哲也, 本村 真人, "黒目中心検出のためのハードウェア指向セルオートマトンモデルとその低電力アーキテクチャ," 2016年 電子情報通信学会NOLTAソサイエティ大会, 東京理科大学葛飾キャンパス, (東京), 2016年6月12日.
[詳細情報]Thu, 31 Mar 2016 20:05:00 +0900

COOL Chips XIXにおいてストリーム処理アーキに関する研究発表を行います。

Yamamoto K., Asai T., and Motomura M., "Hardware architecture for online frequent items mining with memory-efficient data structure," COOL Chips XIX, Yokohama Media & Communications Center, Yokohama, Japan (Apr. 20-22, 2016).
[詳細情報]Thu, 31 Mar 2016 19:58:37 +0900

LSIとシステムのワークショップ2016において研究発表を行います。

安藤 洸太, 折茂 健太郎, 植吉 晃大, 浅井 哲也, 本村 真人, "深層畳込みニューラルネットワークのアレイ型並列演算LSIアーキテクチャ," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
折茂 健太郎, 安藤 洸太, 植吉 晃大, 浅井 哲也, 本村 真人, "時系列予測ニューラルネットワークのFPGAアーキテクチャ," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
植吉 晃大, 丸亀 孝生, 浅井 哲也, 本村 真人, Schmid A., "並列・スケーラブルな制約付きボルツマンマシンのハードウェア実装におけるメモリエラー耐性評価," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
草野 穂高, 池辺 将之, 浅井 哲也, "4K/8K解像度向け省メモリ・高速単一画像超解像," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
付 宇晗, 池辺 将之, 浅井 哲也, "局所移動平均曲線を用いた低レイテンシ除算器の構成," LSIとシステムのワークショップ, 東京大学生産技術研究所, (東京), 2016年5月16-17日.
[詳細情報]Thu, 31 Mar 2016 11:56:33 +0900

IEICE RECONF研究会においてストリーム処理アーキに関する研究発表を行います。

山本 佳生, 定久 紀基, 浅井 哲也, 本村 真人, "FPGAによる多重ハッシュを用いた頻出アイテムセットマイニングのストリームプロセッシング," 電子情報通信学会リコンフィギャラブルシステム研究会, 富士通研究所, (川崎), 2016年5月19-20日.
[詳細情報]Fri, 11 Mar 2016 16:04:00 +0900

IEICE RECONF研究会において深層学習アーキに関する研究発表を行います。

安藤 洸太, 折茂 健太郎, 植吉 晃大, 浅井 哲也, 本村 真人, "深層畳込みニューラルネットワークに向けたデータ流再構成型演算器アレイアーキテクチャ," 電子情報通信学会リコンフィギャラブルシステム研究会, 富士通研究所, (川崎), 2016年5月19-20日.
折茂 健太郎, 安藤 洸太, 植吉 晃大, 浅井 哲也, 本村 真人, "長期時系列予測が可能な順伝播時系列メモリネットワークのFPGAアーキテクチャ," 電子情報通信学会リコンフィギャラブルシステム研究会, 富士通研究所, (川崎), 2016年5月19-20日.
[詳細情報]Thu, 10 Mar 2016 16:04:00 +0900

ISCAS 2016にて機械学習アーキに関する研究発表を行います。

Ueyoshi K., Marukame T., Asai T., Motomura M., and Schmid A., "Memory-error tolerance of scalable and highly parallel architecture for restricted Boltzmann machines in deep belief network," IEEE International Symposium on Circuits and Systems, Montreal Sheraton Center, Montreal, Canada (May 22-25, 2016).
[詳細情報]Wed, 13 Jan 2016 10:52:23 +0900

集積アーキテクチャ研究室の准教授を公募しています(2016/4/22必着, 2016/10/1着任)

[詳細情報]Tue, 22 Dec 2015 12:42:00 +0900

環状ネットワークにおける確率共鳴に関する論文がNOLTA Journalに掲載決定!

Ishimura K., Schmid A., Asai T., and Motomura M., "Stochastic resonance induced by internal noise in a unidirectional network of excitable FitzHugh-Nagumo neurons," Nonlinear Theory and Its Applications, vol. 7, no. 2, (2016), in press.
[詳細情報]Mon, 14 Dec 2015 16:27:00 +0900

脳型ハードウェアに関する解説記事が日本神経回路学会誌に掲載されます。

(解説記事)浅井 哲也, "ニューロモルフィック工学・脳型機械学習ハードウェアの行方," 日本神経回路学会誌, vol. 22, no. 4, pp. 162-169 (2015).
[詳細情報]Sat, 5 Dec 2015 11:00:00 +0900

NICT脳情報通信融合研究センターにおいて機械学習ハードウェアに関する講演を行います。

Asai T., "Machine learning systems on FPGA/VLSI and their potential applications," CiNet Friday Lunch Seminar, NICT, Suita, Japan (Nov. 27, 2015).
[詳細情報]Thu, 29 Oct 2015 11:20:00 +0900

STARCフォーラム2015にて招待講演を行います。

本村 真人, "知的情報処理を加速するハードウェア技術," STARCフォーラム2015, Shin Yokohama Hokusai Hotel, Yokohama, Japan (Nov. 27, 2015).
[詳細情報]Thu, 10 Sep 2015 11:16:00 +0900

NICT脳情報通信融合研究センターにおいて非線形画像処理に関する講演を行います。

Ushida M. and Asai T., "A self-organizing model of spatial patterns and its evaluation towards motion detection of textureless objects ," CiNet Faculty Seminar, NICT, Suita, Japan (Sep. 14, 2015).
[詳細情報]Tue, 1 Sep 2015 11:22:00 +0900

STARCアドバンストセミナー(ニューロチップ1)にて講演を行います。

浅井 哲也, "ニューロチップ概要 〜歴史と流派、現在の動向と可能性のある未来〜," STARCアドバンストセミナー ニューロチップ1〜概要/回路アーキテクチャ〜, 川崎市産業振興会館, Tokyo, Japan (Nov. 6, 2015).
[詳細情報]Sun, 16 Aug 2015 11:18:00 +0900

NOLTA 2015にてゆらぎ利用情報処理に関する研究発表を行います。

Ushida M., Ishimura K., Schmid A., Asai T., and Motomura M., "Motion vector estimation of textureless objects exploiting reaction-diffusion cellular automata," 2015 International Symposium on Nonlinear Theory and its Applications, pp. 85-88, Hong Kong, City University of Hong Kong, China (Dec. 1-4, 2015).

Asai T. and Kasai S., "Neuromorphic circuits and devices exploiting noise and fluctuations," 2015 International Symposium on Nonlinear Theory and its Applications, pp. 895-898, Hong Kong, City University of Hong Kong, China (Dec. 1-4, 2015).
[詳細情報]Sat, 1 Aug 2015 11:00:00 +0900

日本神経回路学会シンポジウムにおいてFPGAとニューラルネットに関する講演を行います。

浅井 哲也, "FPGAと人工ニューラルネット," 第25回 日本神経回路学会 全国大会 企画シンポジウム〜高性能計算技術が加速する脳神経回路シミュレーション〜, The University of Electro-Communications , Tokyo, Japan (Sep. 2-4, 2015).
[詳細情報]Tue, 7 Apr 2015 11:25:00 +0900

ゆらぎ利用回路システムに関する論文がRISP JSP論文賞を受賞しました。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Impact of noise on spike transmission through serially-connected electrical FitzHugh-Nagumo circuits with subthreshold and suprathreshold interconductances," The Research Institute of Signal Processing Japan (Journal of Signal Processing) - Best Paper Award, Mar. 25, 2015.
[詳細情報]Thu, 2 Apr 2015 12:49:22 +0900

ブレインウェア工学研究会において機械学習のデジタル実装と応用に関する講演を行います。

浅井 哲也, "機械学習のデジタル実装と応用," 東北大学電気通信研究所 ブレインウェア工学研究会, Tohoku University, Sendai, Japan (Apr. 28, 2015).
[詳細情報]Tue, 31 Mar 2015 11:28:00 +0900

VLSIシンポジウム2015にて3D積層チップに関する研究発表を行ないます。

Ikebe M., Uchida D., Take Y., Someya M., Chikuda S., Matsuyama K., Asai T., Kuroda T., and Motomura M., "Image sensor/digital logic 3D stacked module featuring inductive coupling channels for high speed/low-noise image transfer," 2015 Symposia on VLSI Technology and Circuits, Rihga Royal Hotel, Kyoto, Japan (Jun. 15-19, 2015).
[詳細情報]Wed, 11 Mar 2015 18:09:10 +0900

TCIのブラインド信号源分離回路に関する論文がIEEE TCAS-IIに採録決定!

El-Sankary K., Asai T., Kuroda T., and Motomura M., "Crosstalk rejection in 3D-stacked inter-chip communication with blind source separation," IEEE Transactions on Circuits and Systems II, vol. 62, (2015), in press.
[詳細情報]Thu, 5 Mar 2015 10:08:23 +0900

IEICE総合大会にてLSHアーキのFPGA実装に関する研究発表を行ないます。

定久 紀基, 山本 佳生, 金 多厚, 福田 駿 エリック, 浅井 哲也, 本村 真人, "Locality-Sensitive HashingのスケーラブルなハードウェアアーキテクチャのFPGA実装," 電子情報通信学会総合大会, 立命館大学びわこ・くさつキャンパス (草津), 2015年3月10-13日.
[詳細情報]Tue, 13 Jan 2015 16:15:29 +0900

NCSP 2015にて非線形情報処理アーキに関する研究発表を行います。

Itou T., Mori M., Ikebe M., Asai T., Kuroda T., and Motomura M., "A new architecture for feature extraction to perform machine learning by using motion vectors and its implementation in an FPGA," 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Universiti Teknologi Malaysia, Kuala Lumpur, Malaysia (Feb. 27-Mar. 2, 2015).
Ueyoshi K., Asai T., and Motomura M., "Scalable hardware architecture for restricted boltzmann machines," 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Universiti Teknologi Malaysia, Kuala Lumpur, Malaysia (Feb. 27-Mar. 2, 2015).
Ushida M., Ishimura K., Asai T., and Motomura M., "A reaction-diffusion algorithm for texture generation towards motion-vector estimation of textureless-objects," 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Universiti Teknologi Malaysia, Kuala Lumpur, Malaysia (Feb. 27-Mar. 2, 2015).
[詳細情報]Mon, 5 Jan 2015 11:45:20 +0900

SASIMI 2015において頻出アイテムセット抽出アーキに関する研究発表を行ないます。

Yamamoto K., Fukuda E.S., Asai T., and Motomura M., "An accelerator for frequent Itemset mining from data stream with parallel item tree," The 19th Workshop on Synthesis And System Integration of Mixed Information Technologies, Evergreen Resort Hotel, Yilan, Taiwan (Mar. 16-17, 2015).
[詳細情報]Mon, 29 Dec 2014 11:37:00 +0900

反応拡散セルオートマトンのFPGA実装に関する論文がNOLTA Journalに掲載決定!

Ishimura K., Komuro K., Schmid A., Asai T., and Motomura M., "FPGA implementation of hardware-oriented reaction-diffusion cellular automata models,," Nonlinear Theory and Its Applications, vol. 6 (2015), in press.
[詳細情報]Thu, 25 Dec 2014 17:44:37 +0900

MemcachedキャッシュのFPGA実装に関する論文がIPSJ Journalに掲載決定!

Fukuda E.S., Inoue H., Takenaka T., Kim D., Sadahisa T., Asai T., and Motomura M., "Enhancing memcached by caching its data and functionalities at network interface," 情報処理学会論文誌, vol. 56, (2015), in press.
[詳細情報]Tue, 9 Dec 2014 12:54:27 +0900

JKCCS 2014にてBest Student Paper Awardを受賞しました。

Kim D., Fukuda E.S., Sadahisa T., Asai T., and Motomura M., "Hardware architecture for accelerating key-value retrieval implemented on FPGA," The 3rd Japan-Korea Joint Workshop on Complex Communication Sciences - Best Student Paper Award, Oct. 28, 2014.
[詳細情報]Tue, 28 Oct 2014 15:58:00 +0900

IEICE ICD・CPSY共催若手研究会にて研究発表を行います。

定久 紀基, 山本 佳生, 金 多厚, 福田 駿 エリック, 浅井 哲也, 本村 真人, "類似検索を行うLocality-Sensitive Hashingのスケーラブルなハードウェアアーキテクチャ," 電子情報通信学会集積回路研究会・コンピュータシステム研究会合同 平成26年度若手研究会, 機械振興会館 (東京), 2014年12月1-2日.
金 多厚, 肥田 格, 浅井 哲也, 本村 真人, "不揮発性メモリ搭載マイコンの低電力化を目的とした透過型命令キャッシュの提案と評価," 電子情報通信学会集積回路研究会・コンピュータシステム研究会合同 平成26年度若手研究会, 機械振興会館 (東京), 2014年12月1-2日.
[詳細情報]Wed, 15 Oct 2014 18:44:40 +0900

ICFPT 2014にてmemcached on NICに関する研究発表を行います。

Fukuda E.S., Inoue H., Takenaka T., Kim D., Sadahisa T., Asai T., and Motomura M., "Achieving higher performance of memcached by caching at network interface," The 2014 International Conference on Field Programmable Technology, Parkyard Hotel, Shanghai, China (Dec. 10-12, 2014).
[詳細情報]Thu, 2 Oct 2014 10:26:04 +0900

KVPキャッシュアクセラレータのFPGA実装に関する研究発表を行います(JKCCS 2014)

Kim D., Fukuda E.S., Sadahisa T., Asai T., and Motomura M., "Hardware architecture for accelerating key-value retrieval implemented on FPGA," The 3rd Japan-Korea Joint Workshop on Complex Communication Sciences, Paradise Hotel, Busan, Korea (Oct. 27-28, 2014).
[詳細情報]Sat, 6 Sep 2014 17:42:00 +0900

フラッシュマイコンの低電力化に関する論文がCS誌に掲載決定!

Kim D., Hida I., Fukuda E.S., Asai T., and Motomura M., "Reducing power and energy consumption of nonvolatile microcontrollers with transparent on-chip instruction cache," Circuits and Systems, vol. 5, (2014), in press.
[詳細情報]Wed, 3 Sep 2014 17:27:00 +0900

オンチップ命令キャッシュを持つ低電力不揮発マイコンに関する研究発表を行います(CENICS 2014)

Kim D., Hida I., Fukuda E.S., Asai T., and Motomura M., "A study of transparent on-chip instruction cache for NV microcontrollers," The 7th International Conference on Advances in Circuits, Electronics and Micro-electronics, Mercure Lisboa, Lisbon, Portugal (Nov. 16-20, 2014).
[詳細情報]Sun, 31 Aug 2014 17:31:00 +0900

A-SSCC 2014にて限定的動的再構成アクセラレータに関する研究発表を行います。

Hida I., Kim D., Asai T., and Motomura M., "A 4.5 to 13 times energy-efficient embedded microprocessor with mainly-static/partially-dynamic reconfigurable array accelerator," Asian Solid-State Circuits Conference 2014, 85 Sky Tower Hotel, KaoHsiung, Taiwan (Nov. 10-12, 2014).
[詳細情報]Wed, 20 Aug 2014 10:24:03 +0900

IEICE NetSci/CCS WSにおいて新規確率共鳴モデルに関する研究発表を行います。

石村 憲意, 小室 勝郎, Alexandre Schmid, 浅井 哲也, 本村 真人, "興奮性媒体の自発的活動による自己確率共鳴," 第3回 情報ネットワーク科学研究会・複雑コミュニケーションサイエンス研究会合同ワークショップ, 丸駒温泉 (千歳), 2014年8月7-8日.
[詳細情報]Tue, 15 Jul 2014 15:10:57 +0900

確率共鳴を用いた非同期パイプライン処理に関する論文がELEXに掲載決定!

Gonzalez-Carabarin L., Asai T., and Motomura M., "Low-power asynchronous digital pipeline based on mismatch-tolerant logic gates," IEICE Electronics Express, (2014), in press.
[詳細情報]Thu, 10 Jul 2014 16:39:03 +0900

反応拡散ステガノグラフィに関する論文がNOLTA Journalに掲載決定!

Ishimura K., Komuro K., Schmid A., Asai T., and Motomura M., "Image steganography based on reaction diffusion models toward hardware implementation," Nonlinear Theory and Its Applications, vol. E5-N, no. 4 (2014), in press.
[詳細情報]Wed, 18 Jun 2014 11:51:23 +0900

確率共鳴論理回路に関する論文がNOLTA Journalに掲載決定!

Gonzalez-Carabarin L., Asai T., and Motomura M., "Application of nonlinear systems for designing low-power logic gates based on stochastic resonance," Nonlinear Theory and Its Applications, vol. E5-N, no. 4 (2014), in press.
[詳細情報]Wed, 18 Jun 2014 11:49:22 +0900

2013 IEICEコンピュータシステム研究会 優秀若手講演賞を受賞しました。

福田 駿, 定久 紀基, 井上 浩明, 竹中 崇, 浅井 哲也, 本村 真人, "二重キャッシングによるMemcached高速化の提案," 2013年度電子情報通信学会コンピュータシステム研究会 優秀若手講演賞, 2014年6月9日.
[詳細情報]Mon, 9 Jun 2014 13:33:52 +0900

NOLTA 2014にて確率共鳴応用に関する研究発表を行います。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Dual-rail asynchronous pipeline based on stochastic resonance logic gates," 2014 International Symposium on Nonlinear Theory and its Applications, Cinema of Bourbaki Panorama, Luzern, Switzerland (Sep. 14-18, 2014).
Ishimura K., Komuro T., Schmid A., Asai T., and Motomura M., "Stochastic resonance in a unidirectional network of nonlinear oscillators driven by internal noise," 2014 International Symposium on Nonlinear Theory and its Applications, Cinema of Bourbaki Panorama, Luzern, Switzerland (Sep. 14-18, 2014).
[詳細情報]Fri, 6 Jun 2014 11:33:40 +0900

FPL 2014においてmemcachedキャッシュのFPGA実装に関する研究発表を行います。

Fukuda E.S., Inoue H., Takenaka T., Kim D., Sadahisa T., Asai T., and Motomura M., "Caching memcached at reconfigurable network interface," The 24th International Conference on Field Programmable Logic and Applications , Technische Universität München, Munich, Germany (Sep. 2-4, 2014).
[詳細情報]Wed, 4 Jun 2014 10:22:33 +0900

科研費・分子アーキ領域会議にて脳型情報処理に関する研究発表を行います。

Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "Noise-driven computing architectures for coarse-grained devices towards molecular architectonics," 文部科学省科学研究費補助金「新学術領域研究」分子アーキテクトニクス領域会議, 天童温泉「滝の湯」 (山形), 2014年6月6-7日.
石村 憲意, 小室 勝郎, 浅井 哲也, 本村 真人, "興奮場における持続的集団ノイズ生成のメカニズム:外部雑音源を使わない確率共鳴," 文部科学省科学研究費補助金「新学術領域研究」分子アーキテクトニクス領域会議, 天童温泉「滝の湯」 (山形), 2014年6月6-7日.
小室 勝郎, 石村 憲意, 浅井 哲也, 本村 真人, "反応拡散モデルを応用した生物的ステガノグラフィシステムとその回路実装," 文部科学省科学研究費補助金「新学術領域研究」分子アーキテクトニクス領域会議, 天童温泉「滝の湯」 (山形), 2014年6月6-7日.
[詳細情報]Fri, 9 May 2014 15:03:43 +0900

高速撮像+動きベクトル機械学習に関する論文がJSPに採録決定!

Mori M., Itou T., Ikebe M., Asai T., Kuroda T., and Motomura M., "FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to motion classification with neural networks," Journal of Signal Processing, vol. 18, no. 4 (2013), in press.
[詳細情報]Thu, 1 May 2014 10:13:29 +0900

LSIとシステムのワークショップ2014にて研究発表を行います。

Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "Mismatch-tolerant stochastic logic gates and their application to low-power asynchronous VLSI circuits," LSIとシステムのワークショップ, 北九州国際会議場 (北九州市), 2014年5月26-28日.
石村 憲意, 小室 勝郎, Schmid A., 浅井 哲也, 本村 真人, "統計的解析法に耐性のあるステガノグラフィアルゴリズムとそのFPGA実装," LSIとシステムのワークショップ, 北九州国際会議場 (北九州市), 2014年5月26-28日.
渡辺 佳織, 内田 大輔, 染谷 槙人, 池辺 将之, 浅井 哲也, 本村 真人, "イメージセンサ用複数位相型TDCに向けたCDS機構," LSIとシステムのワークショップ, 北九州国際会議場 (北九州市), 2014年5月26-28日.
肥田 格, 平尾 岳志, 金 多厚, 浅井 哲也, 本村 真人, "組み込みプロセッサの低電力化に向けた限定的動的再構成アクセラレータの設計と評価," LSIとシステムのワークショップ, 北九州国際会議場 (北九州市), 2014年5月26-28日.
[詳細情報]Tue, 8 Apr 2014 10:34:00 +0900

NCSP 2014にてStudent Paper Awardを受賞しました!

Mori M., Itou T., Ikebe M., Asai T., Kuroda T., and Motomura M., "FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to machine learning," The Research Institute of Signal Processing - NSCP'14 Student Paper Award, Mar. 3, 2014.
[詳細情報]Mon, 3 Mar 2014 17:16:00 +0900

分子アーキ研究会において確率共鳴ロジックに関する研究発表を行います。

Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "Stochastic Circuit Design for Molecular Architectonics," 第4回分子アーキテクトニクス研究会, 東京大学山上会館 (東京), 2014年3月11-12日.
[詳細情報]Fri, 21 Feb 2014 17:23:00 +0900

IEICE総合大会にてMemcached負荷発生器に関する研究発表を行います。

定久 紀基, 福田 駿, 浅井 哲也, 本村 真人, "実データ統計を用いた動的なMemcached評価用ロードジェネレータ," 電子情報通信学会総合大会, 新潟大学 五十嵐キャンパス (新潟), 2014年3月18-21日.
[詳細情報]Wed, 8 Jan 2014 17:18:00 +0900

CSC 2014にてステレオマッチングFPGAに関する研究発表を行います。

Sanada Y., Ohata K., Ogaki T., Matsuyama K., Ohira T., Chikuda S., Igarashi M., Kuroda T., Ikebe M., Asai T., and Motomura M., "FPGA implementation of a memory-efficient stereo vision algorithm based on 1-D guided filtering," 2014 International Conference on Circuits, Systems, and Control, Lindner Grand Hotel Beau Rivage, Interlaken, Switzerland (Feb. 22-24, 2014).
[詳細情報]Tue, 7 Jan 2014 17:09:00 +0900

NCSP 2014にて高速撮像+動きベクトル機械学習に関する発表を行います。

Mori M., Itou T., Ikebe M., Asai T., Kuroda T., and Motomura M., "FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to machine learning," 2014 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Waikiki Beach Marriott Resort & Spa, Honolulu, Hawaii, USA (Feb. 28-Mar. 3, 2014).
[詳細情報]Mon, 6 Jan 2014 17:12:00 +0900

フラッシュマイコンの低電力化に関する研究発表を行います。

金 多厚, 平尾 岳志, 肥田 格, 浅井 哲也, 本村 真人, "命令キャッシュ導入によるフラッシュメモリ搭載マイコンの低電力化," 情報処理学会 計算機アーキテクチャ研究会, 東京工業大学 (東京), 2014年1月23-24日.
[詳細情報]Tue, 17 Dec 2013 09:52:14 +0900

STARCシンポジウム2014にてステレオマッチングLSIに関する発表を行います。

松山 健人, 真田 祐樹, 大畑 克樹, 大平 貴徳, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, 黒田 忠広, "省メモリ指向ステレオマッチングアルゴリズムのLSIアーキテクチャ," STARCシンポジウム2014, (横浜), 2014年1月.
[詳細情報]Wed, 11 Dec 2013 15:37:01 +0900

RECONF研究会にてMemcachedの二重キャッシングアーキに関する発表を行います。

福田 駿, 定久 紀基, 井上 浩明, 竹中 崇, 浅井 哲也, 本村 真人, "二重キャッシングによるMemcached高速化の提案," 電子情報通信学会 リコンフィギャラブルシステム研究会, 慶応義塾大学 (日吉), 2014年1月28-29日.
[詳細情報]Wed, 20 Nov 2013 09:51:29 +0900

IEICE ICD研究会にて動きベクトルの機械学習アーキに関する研究発表を行います。

森 政文, 伊藤 健之, 池辺 将之, 浅井 哲也, 黒田 忠広, 本村 真人, "高速撮像を前提とする動きベクトル演算の簡素化アーキテクチャとその機械学習応用," 電子情報通信学会 集積回路研究会 学生・若手研究会, 京都大学 (京都), 2014年1月28-29日.
[詳細情報]Tue, 19 Nov 2013 17:54:39 +0900

NOLTA 2013のBest Student Paper Awardを受賞しました。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Asynchronous digital circuit design using noise-driven stochastic gates," 2013 International Symposium on Nonlinear Theory and its Applications, Best Student Paper Award, 23rd Oct. 2013.
[詳細情報]Mon, 18 Nov 2013 11:10:39 +0900

動的再構成可能LSIのためのCベース設計技法に関する論文が採録決定!

Fukuda E.S., Kawashima H., Inoue H., Asai T., and Motomura M., "C-based design of window join for dynamically reconfigurable hardware," Journal of Computer Science and Engineering, vol. 20, no. 3 (2013), in press.
[詳細情報]Wed, 13 Nov 2013 15:19:20 +0900

SBRA 2013にて反応拡散FPGAに関する研究発表を行います。

石村 憲意, 小室 勝郎, Schmid Alexandre, 浅井 哲也, 本村 真人, "縞・斑点画像を生成/修復する反応拡散モデルのFPGA実装," 第3回バイオメトリクスと認識・認証シンポジウム, 日本科学未来館 (東京), 2013年11月26-27日.
[詳細情報]Fri, 18 Oct 2013 12:17:00 +0900

ICECS 2013にて深度マップアルゴリズムとそのFPGA実装に関する研究発表を行います。

Ohata K., Sanada Y., Ogaki T., Matsuyama K., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., Motomura M., and Kuroda T., "Hardware-oriented stereo vision algorithm based on 1-D guided filtering and its FPGA implementation," 2013 IEEE International Conference on Electronics, Circuits, and Systems, Yas Viceroy Hotel, Abu Dhabi, UAE (Dec 8-11, 2013).
[詳細情報]Tue, 15 Oct 2013 11:15:11 +0900

ReConFig 2013にて限定的動的再構成アーキテクチャに関する研究発表を行います。

Hirao T., Kim D., Hida I., Asai T., and Motomura M., "A restricted dynamically reconfigurable architecture for low power processors," 2013 International Conference on ReConFigurable Computing and FPGAs, Hotel Iberostar Cancún, Cancun, Mexico (Dec. 9-11, 2013).
[詳細情報]Fri, 27 Sep 2013 16:06:35 +0900

SICE SSI講演会にて反応拡散ステガノグラフィFPGAに関する研究発表を行います。

小室 勝郎, 石村 憲意, Schmid Alexandre, 浅井 哲也, 本村 真人, "ハードウェア向け反応拡散モデルの電子透かし応用とそのFPGA実装," 計測自動制御学会 システム・情報部門 学術講演会 2013, ピアザ淡海 (大津), 2013年11月18-20日.
[詳細情報]Fri, 27 Sep 2013 16:04:06 +0900

IEICEリコンフィギャラブルシステム研究会にて研究発表を行います。

福田 駿, 川島 英之, 井上 浩明, 藤井 太郎, 古田 浩一朗, 浅井 哲也, 本村 真人, "リコンフィギュラブルハードウェアを用いた高速ストリーム処理の一検討," 電子情報通信学会 リコンフィギャラブルシステム研究会, 北陸先端科学技術大学院大学 (能美), 2013年9月18-19日.
平尾 岳志, 金 多厚, 肥田 格, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための限定的動的再構成アーキテクチャ," 電子情報通信学会 リコンフィギャラブルシステム研究会, 北陸先端科学技術大学院大学 (能美), 2013年9月18-19日.
[詳細情報]Sat, 7 Sep 2013 16:08:00 +0900

VDECデザイナーズフォーラムにて深度マップFPGAに関する研究発表を行います。

松山 健人, 真田 祐樹, 大畑 克樹, 大垣 哲郎, 大平 貴徳, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, 黒田 忠広, "ハードウェア指向ステレオマッチングアルゴリズムのアーキテクチャとそのFPGA実装," VDECデザイナーズフォーラム2013, 東京大学武田先端知ビル (東京), 2013年8月25-26日.
[詳細情報]Thu, 8 Aug 2013 10:05:11 +0900

SASIMI 2013にて動的再構成技術に関する研究発表を行います。

Fukuda E.S., Takenaka T., Inoue H., Kawashima H., Asai T., and Motomura M., "High level synthesis with stream query to C parser: Eliminating hardware development difficulties for software developers," The 18th Workshop on Synthesis And System Integration of Mixed Information Technologies, Sapporo Garden Palace, Sapporo Japan (Oct. 21-22, 2013).

Hirao T., Kim D., Hida I., Asai T., and Motomura M., "A restricted dynamically reconfigurable architecture for low power processors," The 18th Workshop on Synthesis And System Integration of Mixed Information Technologies, Sapporo Garden Palace, Sapporo Japan (Oct. 21-22, 2013).
[詳細情報]Tue, 6 Aug 2013 14:03:39 +0900

カオス共鳴に関する論文がJSPに掲載決定!

Ishimura K., Asai T., and Motomura M., "Chaotic resonance in forced Chua's oscillators," Journal of Signal Processing, vol. 17, no. 9 (2013), in press.
[詳細情報]Mon, 22 Jul 2013 17:44:47 +0900

IEICE NetSci/CCS研究会にて確率共鳴ロジックに関する研究発表を行います。

Gonzalez-Carabarin L., 浅井 哲也, 本村 真人, "ゆらぎ利用しきい論理素子による非同期式論理回路の設計," 2013年度第2回電子情報通信学会 NetSci/CCS研究会 合同ワークショップ, (新篠津), 2013年8月.
[詳細情報]Fri, 12 Jul 2013 10:10:12 +0900

NDES 2013にてステガノグラフィプロセッサに関する発表を行います。

Ishimura K., Schmid A., Asai T., and Motomura M., "Image steganography on digital reaction-diffusion processor," Nonlinear Dynamics of Electronic Systems 2013, Bari, Italy (Jul. 10-12, 2013).
[詳細情報]Mon, 27 May 2013 17:14:18 +0900

IEICE CCS研究会にて反応拡散ステガノグラフィに関する研究発表を行います。

石村 憲意, Alexandre Schmid, 浅井 哲也, 本村 真人, "ハードウェア実装に向けた反応拡散ステガノグラフィモデル," 2013年度第1回電子情報通信学会複雑コミュニケーションサイエンス時限研究会, (草津), 2013年6月.
[詳細情報]Thu, 16 May 2013 15:24:27 +0900

NOLTA 2013にて非線形情報処理回路に関する研究発表を行います。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Asynchronous digital circuit design using noise-driven stochastic gates," 2013 International Symposium on Nonlinear Theory and its Applications , Santa Fe, USA (Sep. 8-12, 2013).
Ishimura K., Schmid A., Asai T., and Motomura M., "Image steganography based on hardware-oriented reaction-diffusion models," 2013 International Symposium on Nonlinear Theory and its Applications , Santa Fe, USA (Sep. 8-12, 2013).
[詳細情報]Thu, 16 May 2013 11:26:53 +0900

LSIとシステムのワークショップ2013にて優秀ポスター賞を受賞しました。

大平 貴徳, 真田 祐樹, 築田 聡史, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, "省メモリ指向一枚超解像アーキテクチャとそのFPGA実装," LSIとシステムのワークショップ2013 ICD優秀ポスター賞, 15th May, 2013.
[詳細情報]Wed, 15 May 2013 11:26:00 +0900

NANOENERGY 2013にて確率共鳴論理回路に関する研究発表を行います。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Towards asynchronous digital circuit design based on stochastic resonance," The 1st International Conference on Nanoenergy, Perugia, Italy (Jul. 10-13, 2013).
[詳細情報]Tue, 23 Apr 2013 17:42:03 +0900

一枚超解像のFPGA実装に関する論文がJSPに掲載決定!

Sanada Y., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., and Motomura M., "FPGA implementation of single-image super resolution based on frame-bufferless box filtering," Journal of Signal Processing, vol. 17, (2013), in press.
[詳細情報]Mon, 22 Apr 2013 16:53:07 +0900

IEICE IN研究会において動的再構成ハードウェアに関する研究発表を行います。

福田 駿, 川島 英之, 井上 浩明, 浅井 哲也, 本村 真人, "C言語による動的リコンフィギュラブルハードウェアへのWindow Joinの実装," 電子情報通信学会 情報ネットワーク研究会, (福井), 2013年6月.
[詳細情報]Wed, 17 Apr 2013 12:26:59 +0900

HPCS 2013において動的再構成アーキに関する研究発表を行います。

Fukuda E.S., Kawashima H., Inoue H., Asai T., and Motomura M., "Exploiting hardware reconfigurability on window join," The 2013 International Conference on High Performance Computing & Simulation, Helsinki, Finland (Jul. 1-5, 2013).
[詳細情報]Wed, 17 Apr 2013 09:58:40 +0900

SACSIS 2013において動的再構成アーキに関する研究発表を行います。

平尾 岳志, 安達 琢, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための限定的動的再構成アーキテクチャの提案," 先進的計算基盤システムシンポジウム, (仙台), 2013年5月.
[詳細情報]Wed, 27 Mar 2013 11:01:41 +0900

NCSP 2013にてStudent Paper Awardを受賞しました。

Sanada Y., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., and Motomura M., "FPGA implementation of single-image super resolution based on frame-bufferless box filtering," The Research Institute of Signal Processing - NSCP'13 Student Paper Award, Mar. 2013.
[詳細情報]Mon, 11 Mar 2013 12:13:35 +0900

STARCシンポジウム2013にて研究発表を行います。

真田 祐樹, 五十嵐 正樹, 池辺 将之, 浅井 哲也, 本村 真人, 大畑 克樹, 黒田 忠広, "イメージセンサ-プロセッサ三次元集積システムにおける深度マップ生成:アルゴリズムと回路アーキテクチャ," STARCシンポジウム2013, (横浜), 2013年1月.
内田 大輔, 池辺 将之, 浅井 哲也, 本村 真人, 竹 康宏, 黒田 忠広, "複数位相型TDCを用いたCMOSイメージセンサ用 Single-Slope ADC," STARCシンポジウム2013, (横浜), 2013年1月.
[詳細情報]Thu, 3 Jan 2013 19:21:58 +0900

NCSP 2013にて超解像フィルタのFPGA実装に関する研究発表を行います。

Sanada Y., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., and Motomura M., "FPGA implementation of single-image super resolution based on frame-bufferless box filtering," 2013 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, The Island of Hawaii, USA (Mar. 4-7, 2013).
[詳細情報]Thu, 3 Jan 2013 10:34:30 +0900

ARC 2013においてストリーム処理プロセッサに関する研究発表を行います。

Fukuda E.S., Kawashima H., Inoue H., Fujii T., Furuta K., Asai T., and Motomura M., "C-based adaptive stream processing on dynamically reconfigurable hardware: window join case study," The 9th International Symposium on Applied Reconfigurable Computing, Los Angeles, USA (Mar. 25-27, 2013).
[詳細情報]Tue, 11 Dec 2012 13:12:10 +0900

IEICE NLP研究会にて共同カオス共鳴に関する研究発表を行います。

石村 憲意, 浅井 哲也, 本村 真人, "強制Chua発振器の集団におけるArray-Enhancedカオス共鳴," 電子情報通信学会非線形問題研究会, (札幌), 2013年1月.
[詳細情報]Tue, 4 Dec 2012 11:10:00 +0900

デザインガイア2012にて本村教授の基調講演が行われます。

本村 真人, 古田 浩一朗, 粟島 亨, 志田 靖斉, "[基調講演] 動的再構成プロセッサ(DRP)技術の現状と今後の展望," デザインガイア2012, 信学技報VLD2012-87, Fukuoka, Japan (Nov. 26-28, 2012).
[詳細情報]Mon, 26 Nov 2012 11:04:00 +0900

雑音誘起スパイク伝送路の論文がJSPに採録決定!

Gonzalez-Carabarin L., Asai T., and Motomura M., "Noise impact on spike transmission through serially-connected electrical FitzHugh-Nagumo circuits with subthreshold and suprathreshold interconductances," Journal of Signal Processing, vol. 17, in press.
[詳細情報]Mon, 24 Sep 2012 12:44:41 +0900

AsiaNANO 2012にて非線形電子回路に関する研究発表を行います。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Spike transmission in locally coupled excitable circuits enhanced by membrane-potential-dependent noise," AsiaNANO 2012, Yunnan, China (Sep. 7-10, 2012).
Gong X., Asai T., and Motomura M., "Spatio-temporal pattern formation on memristive reaction-diffusion systems," AsiaNANO 2012, Yunnan, China (Sep. 7-10, 2012).
[詳細情報]Mon, 23 Jul 2012 09:42:54 +0900

CNNA 2012にてメモリスタ反応拡散系に関する研究発表を行います。

Gong X., Asai T., and Motomura M., "Reaction-diffusion media with excitable Oregonators coupled by memristors," The 13th International Workshop on Cellular Nanoscale Networks and their Applications (The 3rd Memristor and Memristive Symposium), Turin, Italy (Aug. 28-31, 2012).
[詳細情報]Mon, 2 Jul 2012 09:28:21 +0900

NOLTA 2012にて雑音誘起スパイク伝達回路に関する研究発表を行います。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Spike propagation in excitable systems enhanced by membrane-potential-dependent noise," The 2012 International Symposium on Nonlinear Theory and its Applications, Majorca, Spain (Oct. 22-26, 2012).
[詳細情報]Mon, 18 Jun 2012 09:32:44 +0900

非線形電子回路に関する論文がJSPに掲載決定!

Gong X., Asai T., and Motomura M., "Excitable reaction-diffusion media with memristors," Journal of Signal Processing, vol. 15 (2012), in press.
Matsuura M., Asai T., and Motomura M., "Noise-induced phase synchronization among simple digital counters," Journal of Signal Processing, vol. 15 (2012), in press.
[詳細情報]Tue, 22 May 2012 14:55:12 +0900

LSIとシステムのワークショップにて研究発表を行います。

真田 祐樹, 尹 征一, 浅井 哲也, 本村 真人, 竹中 崇, "ウェーブレット縮退の多段化に基づくデノイズLSIの省メモリアーキテクチャ," LSIとシステムのワークショップ, (北九州), 2012年5月.
平尾 岳志, 安達 琢, 浅井 哲也, 本村 真人, "プロセッサの低電力化に向けた連鎖型データパスの実装と電力評価," LSIとシステムのワークショップ, (北九州), 2012年3月.
[詳細情報]Wed, 2 May 2012 15:52:58 +0900

ICCNS 2012にてスパイク伝送系における確率共鳴に関する研究発表を行います。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Noise impact on spike transmission through serially-connected electrical FitzHugh-Nagumo model with subthreshold and suprathreshold interconductances," The 16th International Conference On Cognitive and Neural Systems, Boston, USA (May 30-Jun. 1, 2012).
[詳細情報]Mon, 2 Apr 2012 10:15:00 +0900

NCSP 2012にてStudent Paper Awardを受賞しました。

Gong X., Asai T., and Motomura M., "Excitable reaction-diffusion media with memristors," The Research Institute of Signal Processing - NSCP'12 Student Paper Award, Mar. 2012.
Matsuura M., Asai T., and Motomura M., "Noise-induced phase synchronization in digital counters," The Research Institute of Signal Processing - NSCP'12 Student Paper Award, Mar. 2012.
[詳細情報]Fri, 9 Mar 2012 18:00:14 +0900

電子情報通信学会2012年総合大会において研究発表を行います。

安達 琢, 平尾 岳志, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための連鎖型データパスの提案I," 電子情報通信学会総合大会, (岡山), 2012年3月.
平尾 岳志, 安達 琢, 浅井 哲也, 本村 真人, "低消費電力プロセッサのための連鎖型データパスの提案II," 電子情報通信学会総合大会, (岡山), 2012年3月.
石村 憲意, 浅井 哲也, 本村 真人, "外力を受けるチュア発振回路におけるカオス共鳴," 電子情報通信学会総合大会, (岡山), 2012年3月.
宮 曦媛, 浅井 哲也, 本村 真人, "パルス演算に基づくLDPCエラー訂正処理とそのアーキテクチャ," 電子情報通信学会総合大会, (岡山), 2012年3月.
松浦 正和, 浅井 哲也, 本村 真人, "ディジタル発振器群における雑音誘起位相同期," 電子情報通信学会総合大会, (岡山), 2012年3月.
尹 征一, 真田 祐樹, 浅井 哲也, 本村 真人, 竹中 崇, "ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ: Part I," 電子情報通信学会総合大会, (岡山), 2012年3月.
真田 祐樹, 尹 征一, 浅井 哲也, 本村 真人, 竹中 崇, "ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ: Part II," 電子情報通信学会総合大会, (岡山), 2012年3月.
[詳細情報]Fri, 13 Jan 2012 17:54:21 +0900

NCSP 2012にて非線形電子回路に関する研究発表を行います。

Gonzalez-Carabarin L., Asai T., and Motomura M., "Noise-assisted spike transmission on an array of electrical FitzHugh-Nagumo models," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Honolulu, USA (Mar. 4-6, 2012).
Adachi T., Asai T., and Motomura M., "A memristor-based synaptic device having an asymmetric STDP time window," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Honolulu, USA (Mar. 4-6, 2012).
Ishimura K., Asai T., and Motomura M., "Chaotic resonance in forced Chua’s oscillator," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Honolulu, USA (Mar. 4-6, 2012).
Gong X., Asai T., and Motomura M., "Excitable reaction-diffusion media with memristors," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Honolulu, USA (Mar. 4-6, 2012).
Matsuura M., Asai T., and Motomura M., "Noise-induced phase synchronization in digital counters," 2012 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing, Honolulu, USA (Mar. 4-6, 2012).
[詳細情報]Fri, 13 Jan 2012 17:53:23 +0900

雑音誘起位相同期の実験に関する論文がFNLに採録決定!

Utagawa A., Asai T., and Amemiya Y., "Noise-induced phase synchronization among analog MOS oscillator circuits," Fluctuation and Noise Letters, in press.
[詳細情報]Thu, 15 Sep 2011 17:38:04 +0900

2011年度電子情報通信学会ソサイエティ大会(札幌)にて研究発表を行います。

吉田 和徳, 宇田川 玲, 浅井 哲也, 本村 真人, "正帰還アンプのヒステリシスを利用した極低電圧・低消費電力 メモリ回路の試作と評価," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
安達 琢, 浅井 哲也, 本村 真人, "抵抗変化型メモリを用いたアナログ STDP シナプスデバイス," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
石村 憲意, 浅井 哲也, 本村 真人, "Chuaのダブルスクロール系におけるカオス共鳴," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
宮 曦媛, 浅井 哲也, 本村 真人, "メモリスタを拡散結合に用いた興奮場モデルの数値解析," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
松浦 正和, 浅井 哲也, 本村 真人, "雑音誘起位相同期の応用に向けた水晶発振器の位相変調回路," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
高萩 和宏, 松下 拓道, 雨宮 好仁, 佐野 栄一, "ウェイクアップ受信器のための低消費電力検波器・高利得増幅器," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
久保 圭史, 池辺 将之, 雨宮 好仁, 佐野 栄一, "スタック構造による低電力CMOS論理回路," 電子情報通信学会ソサイエティ大会, (札幌), 2011年9月.
[詳細情報]Thu, 7 Jul 2011 10:47:15 +0900

CMOS確率共鳴回路の論文がNOLTA Journalに掲載決定!

Utagawa A., Asai T., and Amemiya Y., "Stochastic resonance in simple analog circuits with a single operational amplifier having a double-well potential," Nonlinear Theory and Its Applications, in press.
[詳細情報]Mon, 20 Jun 2011 18:42:54 +0900

IEICE NLP研究会(2011年6月30日〜)にて研究発表を行います。

安達 琢, 赤穂 伸雄, 浅井 哲也, 本村 真人, "メモリスタ-CMOSハイブリッド回路による非対称STDPシナプスデバイス," 電子情報通信学会非線形問題研究会, (北海道), 2011年6月.
石村 憲意, 浅井 哲也, 本村 真人, "ダフィング方程式に基づく電子回路向けカオスダイナミクスと アナログ電子回路によるカオス共鳴実験," 電子情報通信学会非線形問題研究会, (北海道), 2011年6月.
宮 曦媛, 赤穂 伸雄, 浅井 哲也, 本村 真人, "ユニポーラ型ReRAMネットワークを用いた経路探索アナログガジェット," 電子情報通信学会非線形問題研究会, (北海道), 2011年6月.
松浦 正和, 宇田川 玲, 浅井 哲也, 本村 真人, "微小電流による位相変調が可能なアナログCMOS発振器群における雑音誘起位相同期," 電子情報通信学会非線形問題研究会, (北海道), 2011年6月.
[詳細情報]Fri, 10 Jun 2011 16:27:00 +0900

本村真人教授が電子情報通信学会の第47回(平成22年度)業績賞を受賞!

受賞日 2011年 5月28日
授与団体 電子情報通信学会
賞名   第47回(平成22年度)業績賞
受賞内容 「動的再構成プロセッサの研究開発とその画像処理機器応用」
受賞者  本村真人、粟島亨、藤井太郎(ルネサスエレクトロニクス)

同賞は、電子工学および情報通信に関する発明・理論・実験・手法などの基礎研究の促進、また新しい機器や方式の開発など明確な業績があると評価された研究に授与されるもので、1963年に設立されました。本受賞は、昨年度まで本村教授が日本電気株式会社において長年にわたりリードしてきた動的再構成プロセッサの研究開発が、その新規性と産業応用の両面で、世界をリードする業績であると認められたことによるものです。本村教授は、当研究室においても、同分野をさらに発展させる研究活動を引き続き行っていく予定です。
[詳細情報]Sat, 28 May 2011 11:05:00 +0900

本村真人教授が機能システム学研究室に着任しました。

[詳細情報]Fri, 1 Apr 2011 10:37:59 +0900