時間領域における神経情報処理を模するアナログ集積回路に関する研究
林 秀樹
2001 年度 卒 ／修士（工学）
修士論文の概要
本研究は、神経系における情報処理の中でも、時間領域における情報処理を行うシステムに注目し、そのシステムを模倣したアナログ集積回路の開発に関するものである。
生体の神経システムは、神経細胞の特性のばらつきや、実環境における雑音の存在にもかかわらず、驚くほど正確に情報処理を行うことができる。その優れた情報処理の仕組みを理解・応用するために、さまざまな神経細胞(ニューロン)や、神経回路網(ニューラルネットワーク)のモデルが提案され、その解析が行われている。また、そのモデルをディジタル集積回路やアナログ集積回路によって実装する研究も数多く行われてきた。実際の神経システムではアナログによって情報処理を行っているため、神経システムの模倣という点ではディジタル集積回路による実装と比べてアナログ集積回路による実装のほうがより自然である。しかし、アナログ集積回路は、素子同士の整合を取ることが困難であり、また、雑音や温度の変化に対して敏感であるため、正確さが要求される情報処理を行うことは困難であった。よって、精密な処理が要求される従来のニューラルネットワークモデルをアナログ集積回路によって実装することは困難であった。
近年、ニューラルネットワークの単位素子となるニューロンモデルとして、比較的構造が簡単な積分-発火型ニューロン(integrate-and-fire neuron: IFN)モデルを採用した時間領域における神経情報処理を行うネットワークモデルが提案されている。従来のネットワークモデルでは、ニューロンからのパルス状の出力(スパイク)の単位時間あたりの出力数(発火頻度)によって情報を処理していた。しかし、この時間領域における神経情報処理を行うネットワークモデルでは、スパイクの発火頻度ではなく、スパイクの発生した時間を用いて情報を処理している。つまり、スパイクの発生そのものによって情報を表している。このようなネットワークでは、従来の発火頻度による情報処理に比べて雑音に対する耐性があることが示されている。
そこで、本研究では、アナログ素子の持つ欠点を克服し、正確な処理を行う時間領域における神経情報処理を模するアナログ集積回路を開発することを目標とし、次のようなニューラルネットワークモデルのアナログ回路設計を行った。雑音環境下においても正確な情報処理を行うことが可能であり、かつ、基本素子の構成が簡単なニューラルネットワークモデル、具体的には「時間領域における競合現象が見られる抑制性結合を持ったIFNネットワークモデル(競合ネットワークモデル)」に着目した。
まず最初に、時間領域における情報処理を行うニューラルネットワークモデルの情報処理システムを理解する必要があった。そのためにまず、ニューラルネットワークを構成する基本素子となる単体のIFNモデルをについて数値シミュレーションを行いその動作を確認した。次いで、先に動作を確認したIFNモデルを基に、アナログ回路により実装する事を念頭に置いたIFNモデルを構成し、その数値シミュレーションを行い先に動作を確認したIFNモデルと同様の挙動を示すことを確認した。この結果から単体のIFNモデルをアナログ回路によって構成することへの指針が立った。先に提案したIFNモデルについてその動作を確認することができたので、本研究で着目した、競合ネットワークのニューラルネットワークモデルについて、IFNモデルを適用し、数値シミュレーションを行い、雑音環境下においても時間領域における情報処理を行うことができることを確認した。この結果から、提案したIFNモデルを用いたネットワークモデルにおける情報処理について、雑音に対する耐性を確認し、このシステムをアナログ回路によって構築する指針を立てた。
次いで、時間領域における神経情報処理を模するアナログ集積回路を開発する事を目的とし、上述のネットワークモデルのアナログ回路設計を行った。ネットワークモデルのアナログ回路設計に先立って、まずIFNモデルのアナログ回路設計、動作シミュレーションと試作、測定を行った。設計した回路の動作シミュレーション、測定の結果より、先に行った数値シミュレーションと同質の結果が得られた。ネットワークの単位回路となるIFN回路の正常な動作を確認することができたので、次いで、競合ネットワークモデルのアナログ回路設計、シミュレーションと試作、測定を行った。競合ネットワーク回路の動作シミュレーション、測定から、先に行った数値シミュレーションと同等の結果を得ることができた。
本研究では、神経情報処理を模擬するアナログ集積回路の開発を念頭におき、すでに提案されているニューラルネットワークモデルの中からアナログ回路化に適していると考えられるモデルに着目し、そのモデルのアナログ回路化を行った。本研究で設計したアナログ回路の測定、シミュレーション結果より、時間領域における神経情報処理をアナログ回路によって再現できることを示した。本研究の結果より、基本的な神経情報処理を行うアナログ集積回路の開発ができたと言え、この結果を基に、より複雑な神経情報処理を行うことができるアナログ回路の開発への発展が期待できる。