低消費電力プロセッサのための限定的動的再構成アーキテクチャ
平尾 岳志
2013 年度 卒 ／修士（工学）
修士論文の概要
高性能・高エネルギー効率のプロセッサを実現するアプローチとして、対象プログラムのホットパスを可変構造のデータパスにマッピングしアクセラレートするリコンフィギュラブルプロセッサが注目されている。本論文では、処理の内容が多岐にわたり、かつ低消費電力性が強く求められる組込み用途をターゲットとし、Control-Flow Driven Data-Flow Switching（CDDS）可変データパスアーキテクチャを提案する。このアーキテクチャは、(1) 動的再構成を必要最小限な範囲に限定することで、柔軟性と低消費電力性の両立を目指す, (2)既存命令列をそのままデータパスにマッピングすることで、既存アーキテクチャからスムーズに移行可能なリコンフィギュラブルプロセッサを目指す、の2点をその特徴とする。小規模なプログラムによる予備評価の結果、CDDSアクセラレータは、ベースプロセッサに比べ、約3〜6倍の性能電力比の向上を達成することができた。