MOSFETのサブスレッショルド特性を利用した低消費電力アナログCMOS集積回路技術に関する研究
上野 憲一
2009 年度 卒 ／博士（工学）
平成19年度〜21年度 日本学術振興会特別研究員
博士論文の概要
本研究は、MOSFETのサブスレッショルド特性を利用して極めて微小な電力で動作するLSIの回路設計技術を確立することを目的に、 MOSFETのサブスレッショルド領域動作を利用した低消費電力センサアナログ集積回路技術に関する研究の成果をまとめたものである。
MOSFETのサブスレッショルド領域では、ナノアンペア（nA）オーダーの微小電流が流れている。この領域で回路を動作させることで、現行のLSIと比較して消費電力を3桁以上削減することが可能であり、回路システムを数マイクロワットオーダの極低消費電力で構成することができる。これはボタン電池等の微小エネルギー源のもとで回路を駆動させた場合を想定すると、数年間に渡る長期連続動作が可能になる。このような、数マイクロワット級の極低消費電力で動作するLSIシステムが実現されると、これまで技術的な課題が多く適用することが出来なかった様々なLSIアプリケーションを開拓することができる。また、これまでLSIを使用することが想定されなかった様々な分野への応用も期待される。そこで、本研究では、サブスレッショルド領域動作を前提とした回路設計手法の確立、さらに、サブスレッショルド領域で現れるデバイス特性を積極的に利用することで従来にない機能的なアプリケーションの開拓を行った。
はじめに、通常LSIの低消費電力化とサブスレッショルド動作手法による低消費電力化の違いを明確にした。次にMOSFETのサブスレッショルド領域における物理特性を解析した。特に、温度・製造プロセスバラツキの解析を行い、その解析結果を基にした回路設計指針についてまとめた。特に、本提案手法を用いて構成した回路の問題点を明らかにして、設計指針、解決手法についてまとめた。次に、サブスレッショルド領域動作によるLSIシステムに必要な要素回路技術について、その設計手法の確立を目指した。要素回路技術の中でも特に重要である参照電圧源、参照電流源、参照クロック源は、従来の回路構成では消費電力が大きいため本提案システムに使用することができない。そこで、従来の参照回路を低消費電力した際の問題点を明らかにして、サブスレッショルドLSIシステムに適した、極低消費電力で動作する要素回路技術について検討を行った。
次いで、具体的な極低消費電力LSIアプリケーションとして、サブスレッショルド領域における温度敏感性を利用したスマート温度センサLSIの検討を行った。実際にセンサ回路の試作を行い、測定により10μW程度の極低電力で動作することを確認した。さらに、もう一つの具体的なLSIアプリケーションとして、食品や医薬品等の品質劣化をハードウェア上で動的に監視するセンサ回路の検討を行った。このセンサ回路に関しても、実際に試作を行い、測定により様々な食品等の品質劣化を模擬できることを確認し、効率的な品質保証を実現できることを示した。
最後に、製造プロセスバラツキ補正のための回路技術について検討を行った。MOSFETのしきい値電圧バラツキは、電流電圧特性を大きく変化させ、回路動作特性に深刻な影響を与える。そこで、しきい値電圧の絶対精度バラツキを補正するために、オンチップでしきい値電圧をモニタリングする回路技術を構築した。実際に、この補正回路技術を用いてプロセスバラツキに依存しない参照電流の生成、演算増幅器の特性バラツキ補正、電圧制御発振器の周波数・消費電力バラツキ補正を行い、プロセスバラツキによる回路性能の劣化を60--80%改善できることを確認した。