Collision-Based Fusion Gateに基づく新しい論理回路設計法。
山田 和人
2007 年度 卒 ／修士（工学）
修士論文の概要
Collision-Based Computingに着目した、低消費電力ロジック集積回路のための新しい回路設計手法について研究をしています。任意のロジック関数は二入力のNANDゲートにより構成することができます。二入力NANDゲートは、電源-グラウンド間の電流パスにMOS FETが三つしか存在しないため、他の多入力ゲートと比べると、電源電圧を低く設定することができます。ロジック回路の消費電力は電源電圧の二乗に比例するため、二入力NANDゲートのみを用いて回路を設計すれば、消費電力を低くすることができそうです。ところがこの場合、ロジック関数を作るために必要なMOS FETの数が大幅に増加してしまいます。そこで私の研究では、二入力NANDゲートの代わりに「collision-based fusionゲート」という新しい論理ユニットを用います。このユニットを用いて組み合わせ論理回路を設計すると、二入力NANDゲートにより構成した回路と比べて、MOS FETの数が大幅に削減できます。現在は、fusionゲートを用いた多入力の基本ロジック回路に加えて、デジタル乗算器やマイクロプロセッサなどの設計を行い、MOS FETの数の比較や、消費電力、動作限界周波数などに関する評価を行っています。