一次元Guided Filterを用いた省メモリ指向ステレオマッチングアルゴリズムのLSIアーキテクチャ
真田 祐樹
2013 年度 卒 ／修士（工学）
修士論文の概要
本研究は、ステレオマッチングシステムのハードウェア化において、省メモリを目的とした回路アーキテクチャの検討に関するものである。ステレオマッチングは二枚のステレオ画像から被写体の深度情報を推定する技術である。元画像に対して深度情報を参照することで、歩行者検出や３次元マッピング、リフォーカス等の画像処理応用が可能となる。近年では、２次元画像情報と深度情報を同時に取得することで、撮影した後にピント合わせができるLytroカメラが大きな注目を集めた。また車載カメラやロボット技術の発達に伴い、物体との距離を正確かつ高速に計算することは、安全な制御を実現するためには不可欠である。
一般的にステレオマッチングは計算量が大きな処理であり、リアルタイム処理が必要となる場面においては、CPUによるソフトウェア処理のみで実装することは困難である。このため、アクセラレータとしてGPUやFPGAを用いた研究が数多く報告されている。GPUによる手法は、並列性に優れた複雑なアルゴリズムを実装することで、高精度な深度情報を生成することができる。FPGAによる手法は、回路の自由度が大きく、深いパイプライン構造が可能なため、大きな画像であっても高速に計算できる。計算速度と精度の２点から既存手法を評価したとき、現在も多くの研究者が改善に努めているものの、いくつかの手法は十分に優れていると考えられる。しかしながら使用できるチップ面積が限られる場合においては、改善の余地は大きいといえる。スマートフォンやタブレット端末、小型センサ等に実装するにはリソース量を小さく抑える必要がある。そこで、本研究はメモリ量を抑制することにより、モバイル機器に向けたステレオマッチング回路の開発を目的とする。また、既存手法と遜色ない計算速度と精度を維持するために、アルゴリズムおよびアーキテクチャの工夫についても言及する。