ウェーブレット縮退の多段化に基づくデノイズLSIの省メモリアーキテクチャ
イン セイイチ
2013 年度 卒 ／修士（工学）
修士論文の概要
本論文は、二次元画像の高周波雑音除去（デノイズ）を行う回路アーキテクチャに関するものである。少ないバッファ数（=低電力）で一次元ウェーブレット変換および逆変換を行うストリーム処理型の回路を構築し、この変換・逆変換器を用いたデノイズ処理を行う回路アーキテクチャを構築した。さらに、このアーキテクチャをFPGA上に実装し、実機デモ・評価を行った。