

CMOSアナログ回路のチップ間特性バラツキ補正技術 のための参照電圧源回路

～アナログ集積回路のプロセス・温度バラツキを克服する～

上野憲一¹, 廣瀬哲也², 浅井哲也¹, 雨宮好仁¹



(VDECデザイナーズ・フォーラム2008)

¹北海道大学大学院 情報科学研究科

²神戸大学大学院 工学研究科

1. 研究背景・目的


製造プロセスバラツキによるLSIチップの特性バラツキの顕在化




- 歩留まりの低下
- 性能動作マージンの低下
- 回路特性への影響
 - 遅延時間、動作周波数、消費電力等の劣化

微細化プロセスではバラツキがより顕著に.....

2. 特性バラツキの分類



アナログ回路では最小Trサイズの使用は少ない
ランダムなバラツキ成分: $\propto \frac{1}{\sqrt{LW}}$



【グローバルなバラツキ】


- チップ間、ロット間、ウェハ間

【ランダムなバラツキ】


- チップ内のバラツキ

グローバルなバラツキが問題となる
アナログ回路の特性バラツキ補正


3. 特性バラツキのモニタリング回路




V_{TH0} (絶対零度のしきい値電圧)生成アーキテクチャ MOSFETのサブレッシュルド領域動作



グローバルなプロセス(しきい値電圧)変動を監視可能




4. 測定結果



Thermostatic chamber (ESPEC)
Parameter analyzer: 4156A (HP)



Performance summary	
Technology	0.35 μm 2P4M CMOS
Temp. range	-20 ~ 80 $^{\circ}C$
Power supply	1.4 ~ 3 V
V_{REF}	0.745 V
Power	0.3 μW (@1.5 V)
TC	7 ppm/ $^{\circ}C$
Line sensitivity	0.002 %/V
Chip area	0.052 mm ²



グローバルバラツキが問題となるアナログ回路動作補償応用へ

「ティル電流源制御によるバッファ回路Slew-Rateバラツキ補正」



FPD(液晶テレビ、ディスプレイ)等で使用される
ライン駆動用バッファ回路





バッファ回路のSlew-Rateバラツキを最大 76 % 改善

5. アナログ回路の特性バラツキ補正

「ゲートバイアス(ZTCバイアス)による電流バラツキ補正」





電流バラツキ補正回路




電流バラツキを最大 85 % 改善

「基板バイアス制御によるVCOの発振周波数バラツキ補正」

「Low-noise Voltage Controlled Oscillator」



動的な基板バイアス制御により電流(周波数)バラツキを抑制



VCOの発振周波数バラツキを最大 74 % 改善